이종 집적화를 위한 칩릿 모델 표준화 제안

혁신적인 2.5D 및 3D IC 패키징 기술은 대역폭과 성능을 대폭 높이는 동시에 고성능 ASIC 설계에 드는 전력과 비용을 줄입니다.

일반적으로 단일 동종 시스템온칩(System-on-Chip) ASIC 장치를 패키징되지 않은 다른 ASIC 장치(칩릿)로 분리하는 추세가 계속해서 주목을 받고 있습니다. 기능별 칩릿은 단일 이종 IP(집적 패키지)로 상호 연결되어 성능 및 수율은 높이면서 비용과 전력을 절약할 수 있습니다.

이를 적용하려면 공급업체 간의 호환성을 보장하기 위해 산업 표준화가 필요합니다. CDX(Chiplet Design Exchange)에서 제안한 칩릿 모델 표준화 문서를 확인해 보십시오.

3D IC 패키징 과제: 칩릿 IP를 SiP 설계에 통합

칩릿에 따라 모든 모델이 필요하지는 않지만 핵심 결과물 세트는 시스템인패키지(SiP) 설계로 칩릿 IP의 설계 통합, 검증 및 테스트를 지원합니다. 워크플로가 오늘날의 워크플로와 크게 다르므로 통합, 검증 및 테스트를 처리하기란 어렵습니다.

이종 집적화 작성자를 위한 칩릿 모델 표준화 제안

이 문서의 작성자는 OCP(Open Compute Project Foundation)에서 관리하는 ODSA(Open Domain-Specific Architecture) 하위 프로젝트의 작업 그룹인 CDX(Chiplet Design Exchange)의 구성원입니다. CDX 그룹은 EDA 공급업체, 칩릿 제공업체 및 SiP 최종 사용자로 구성되며 칩릿 에코시스템을 촉진하기 위해 기계 판독이 가능한 칩릿 모델 및 워크플로의 표준화를 권장합니다.

칩릿 모델을 사용하여 이종 집적화

범용 칩릿 제공업체가 이종 집적 패키지 설계에 사용할 장치를 제공함에 따라 제조업체는 EDA(전자 설계 자동화) 설계 워크플로에서 작동하는 데 문제가 없도록 설계 모델 세트를 표준화해야 합니다.

제안된 일련의 표준화된 칩릿 모델에는 열, 물리적, 기계적, IO, 동작, 전력, 신호 및 전력 무결성, 전기적 특성, 테스트 모델과 함께 칩릿을 설계에 쉽게 통합할 수 있는 문서가 포함됩니다.

산업 전반에 걸쳐 3D IC 패키지를 성공적으로 구현하려면 이러한 모델은 다음과 같아야 합니다.

• 설계 워크플로에 사용할 수 있도록 전자적으로 읽을 수 있음
• 쉽게 사용할 수 있는 기존 산업 표준 활용
• 개방형 에코시스템 및 공급망에 대한 공급과 상관없이 업계 전반에 걸쳐 호환 가능