기술 문서

IP 설계자를 위한 게임 체인저: 설계 단계 검증

임베디드 IP가 여러 개인 풀칩 IC 설계 그림

Calibre 초기 검증 이니셔티브를 통해 IP 설계 프로세스를 어떻게 혁신할 수 있는지 알아보세요. 이 최신 기술 백서에서는 물리적 검증을 IP 설계 플로우의 초반 단계로 이동하면 설계 오류를 더 일찍 찾아 수정하여 원가를 절감하고 복잡한 설계를 더 빨리 출시하는 데 어떤 도움이 되는지에 대해 통찰력 있는 중요한 정보를 알려드립니다. 하드, 소프트 및 커스텀 IP 생성에 수반되는 도전 과제가 무엇인지 심층 탐구하고, 레이아웃 프로세스 초반부터 맞춤형, 실시간 또는 온디맨드 물리적 검증을 정밀하게 실시하려면 어떻게 해야 하는지 알아보세요.

주요 내용

주요 내용:

  • 오늘날 IP 설계자가 직면하는 고유한 도전 과제 인식
  • 물리적 검증 문제를 설계 프로세스 초반에 탐지 및 수정하여 비용이 많이 드는 후반 단계 수정 최소화
  • 설계 문제의 우선순위를 정하고 분류하여 효율적으로 문제 해결
  • 대규모 칩 설계와 같은 의도에 맞추어 IP 셀 검증 조정
  • 설계 단계 검증 초기부터 성능과 자동화 최적화

“실제로 오늘날의 IP 설계자는 동시에 해야 하는 일이 더 많습니다. 작은 셀과 블록을 다루는 동시에 규모가 더 큰 것도 다루고 그러면서도 최상위 수준 작업까지 해야 합니다. 그러다가 최상위 수준에서 무언가 발견되면 맨 아래 수준에 이르기까지 모든 것에 영향을 미치기 때문에, 반복 작업 횟수와 변경 사항이 더 늘어납니다.”

--저자 Terry Meeks

이 글을 읽어야 하는 독자:

  • 설계 프로세스의 효율성과 정확도를 높이고자 하는 엔지니어와 설계자
  • IP 작성자, 표준 셀 설계자, 아날로그 레이아웃 엔지니어
  • 검증 프로세스를 간소화할 방법을 모색 중인 CAD 엔지니어와 엔지니어링 관리자
  • 설계 자동화 분야의 발전 현황에 대한 최신 정보를 얻고자 하는 모든 사람들

공유

관련 자료