해양 분야에 디지털 트윈 적용
새로운 선박 서비스 및 유지보수 모델
그 해답은 선박 서비스 및 유지보수에 대해 완벽하게 통합된 접근 방식으로 전환하는 것입니다. 이 접근 방식은 포괄적인 디지털 트윈에 연결되는 서비스 데이터 수집 및 관리 시스템의 구현을 기반으로 하며, 이 경우 디지털 트윈은 모든 선박 성능 및 서비스 요구 사항을 위한 단일 정보 소스 역할을 합니다. 또한 이 접근 방식은 조선소가 서비스 지향적 비즈니스 모델로 전환하도록 촉진하고 선주와 운영자가 자산의 안전, 운영 가용성 및 신뢰성을 확장하는 동시에 유지보수, 수리 및 전환과 관련된 비용을 절감할 수 있도록 돕습니다.
개요를 다운로드해 자세히 알아보십시오.
본 시리즈의 자세한 내용:
관련 자료
Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.
Space Codesign High-Level Synthesis for Hardware/Software Architectural Exploration of an Inferencing Algorithm
Space Codesign Seminar: design flow including HW/SW co-design & HLS that allows developers to migrate compute intensive functions from software running on an embedded processor to a hardware based accelerator.