Aprisa 배치 및 라우팅을 사용한 IROC Technologies의 항공 우주 SoC 테이프아웃

IROC는 촉박한 일정과 까다로운 칩 설계라는 난관에 직면해 디지털 구현 플로우를 구축하기 위해 Siemens에 도움을 청했습니다.

유럽 우주국(ESA)을 위한 테스트

ESA에서는 이 프로젝트에 착수하면서 IROC 측에 22nm 미만 UDSM(Ultra Deep Submicron) 기술 노드가 우주에서의 용도에 적합한지 평가를 의뢰했습니다. ESA는 작동 환경에서 다양한 위협에 직면할 가능성이 크다 보니, 칩과 시스템에 고도의 신뢰성이 필수였습니다. 항공 우주 어플리케이션에서 가장 주요한 위험 요소 중 하나로, 고도가 높은 곳이나 우주 공간에서 방사 현상으로 인해 발생하는 단일 이벤트(소프트 오류)가 있습니다.

IROC는 이 문제를 위해 다양한 디바이스(예를 들어 표준 셀, 메모리, IP 등)의 신뢰성을v정확하게 측정하고자 테스트 차량 역할을 할 IC를 구축하기로 했습니다. 다양한 고도에서 발생하는 방사 현상으로 인한 단일 이벤트나 소프트 오류로 다양한 디바이스에 어떤 결과가 발생하는지 알아보고자 한 것입니다. 칩에는 측정할 구조는 물론 계측 회로 자체도 포함되며, 이 회로는 평가 대상인 소프트 오류 유형에 감도가 높아서는 안 됩니다. 또한, IROC는 3개월 만에 테이프아웃을 완료해야 했습니다.

IROC, Aprisa에 도움 요청

IROC 팀은 Aprisa 팀에게 도움을 요청했고, 서로 힘을 모아 프로젝트에 필요한 소프트웨어와 지원이
무엇인지 판단하는 작업부터 시작했습니다. 그러면서 IROC는 Aprisa가 타사 툴과 호환된다는 점, 사인오프 툴과 상관관계 정립 기능도 매우 탁월하다는 점을 알게 되었습니다.

Aprisa 소프트웨어로 시작한 덕분에 설치, 설정 및 사용이 쉬웠습니다. IROC는 아무것도 없는 상태에서 처음부터 새로 IC를 설계하고, 새 설계 플로우와 새 설계 소프트웨어를 사용해야 하는 데다 일정마저 매우 빠듯한 상황이었습니다. IROC 입장에서는 Aprisa 소프트웨어를 택한 덕분에 위험을 완화하는 데 부담을 덜고 팀원들이 테이프아웃 일정에 맞추는 데 집중할 수 있었습니다.

Aprisa 소프트웨어는 최신 SoC에 적합한 상세 라우팅 중심 물리적 설계 플랫폼입니다. 덕분에 설계팀은 우수한 결과 품질 수준과 짧은 런타임을 얻을 수 있습니다. Aprisa를 이용하면 설계팀이 반복 작업을 피할 수 있고, 전력/성능/면적 트레이드오프를 개선할 수 있으며 플로우 초반부터 상세 라우팅 가시성을 활용하여 클로저까지 걸리는 시간이 단축됩니다.

일정에 맞춘 테이프아웃

IROC는 새로운 디지털 설계 플로우를 추구하고 툴을 설치, 설정하였으며 설계를 완료해 테이프아웃까지 마치는 작업을 3개월 안에 완료했습니다. 설계대로 제조한 다음, 다양한 분석을 거쳐 ESA에 제출할 신뢰성 데이터를 도출했습니다. IROC의 성공에는 Aprisa의 공이 컸습니다. 사용하기 쉽고, 빠르며, 기술을 바로 적용할 수 있는 데다 사인오프와의 상관관계 정립 기능까지 탁월해 반복 작업을 줄여주는 강력하고 유연한 RTL-GDSII 설계 플로우를 구현할 수 있었기 때문입니다.
IROC 팀은 Siemens 엔지니어 팀의 탄탄한 지원 덕분에 성공을 위한 길을 다질 수 있었습니다. 이런 방식은 평범한 "핫라인" 지원만으로는 절대로 불가능했을 겁니다.