ホワイトペーパー

仮想/物理フレームワークでADAS開発をサポート

読了時間の目安: 14 分
クローズド・ループの検証手法を使用して、アルゴリズム、安全性、快適性に焦点を当てたADAS開発

ADASシステムの安全性、快適性を初期段階に実現

ADASシステムのサブセットを開発するエンジニアリング・チームは通常、開発しているサブセットが実際のシナリオのもとで車両全体にどう影響するのかを評価できないことがほとんどです。結果として、システムの全体的な評価は試作段階の物理テストに委ねられることになりますが、その段階で発見された問題の解決は非常に難しく、コストも高くなります。

このホワイトペーパーでは、システムのサブセットだけを開発している場合でもシステム全体を仮想的にテストできるソリューションを提案しています。認知、パス・プランニング、制御アクションなど、ADASアルゴリズムのクローズド・ループの検証手法を紹介するとともに、安全性と快適性のチェックポイントについても説明しています。

ADAS開発のクローズド・ループ検証に関するこのホワイトペーパーで学べる内容:

  • 機械学習アルゴリズムに基づいて運転シーンを的確に識別するセンサーの評価 (型、台数、地点)
  • 現実の運転条件下のシステム挙動をチェック
  • 認知と制御の戦略とアルゴリズムをテスト、検証
  • システムの物理検証と妥当性評価をサポートする仮想モデル

クローズド・ループのADAS開発手法が重要である理由

既存のADASシステムでは多数の問題が観察されており、その多くは、ドライバーの期待どおりに動作しない、というものです。例えば、運転シーンを正しく認知していないため、自動緊急ブレーキ (AEB) が不正に起動されるといったケースです。アメリカ自動車協会 (AAA) が最近実施した調査によると、車線維持システム、アダプティブ・クルーズ・コントロール、渋滞運転支援機能が期待どおりに動作しないことが、安全性や快適性の問題につながっています。

OEMとサプライヤーは、ADAS開発プロセスの初期にこれらの問題を特定しなければならず、フレームワークをニーズに合わせてカスタマイズする必要があります。サポートには、認知、パス・プランニング、制御アルゴリズムの専用ライブラリ、関連シナリオ、専用ビークル・ダイナミクス・モデル、仮想コンポーネントの物理コンポーネントへの置き換えなどが含まれます。

共有

関連情報

Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Webinar

Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis

Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
Webinar

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP

STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.

CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
Webinar

CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation

CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Webinar

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?

Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.

Alibaba: Innovating Agile Hardware Development with Catapult HLS
Webinar

Alibaba: Innovating Agile Hardware Development with Catapult HLS

At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.