技術文献

Checking ESD path resistance in IC designs

To find and eliminate ESD issues, polygon segments with a resistance violation are highlighted in different colors based on the percentage contribution of each polygon to the total effective resistance of the ESD path.

Finding and eliminating ESD issues is critical to ensuring the reliability of IC chip designs, but it’s also difficult, requiring significant time and resources. The Calibre® PERC™ reliability platform provides a complete, automated checking solution for quickly and accurately detecting and debugging point-to-point resistance violations and bottlenecks in ESD paths, enabling designers to deliver even the largest and most complex IC designs on schedule without compromising performance reliability.

共有

関連情報

継続的な改善プロセスで性能エンジニアリングの成熟度を高める
Video

継続的な改善プロセスで性能エンジニアリングの成熟度を高める

プロジェクトの目標を達成するには、仮想検証を増やして機器の性能を最適化すべきだからです。

重機エンジニアリングに仮想プロトタイプと包括的モデリングを導入
Analyst Report

重機エンジニアリングに仮想プロトタイプと包括的モデリングを導入

さらに革新的な高性能重機を低コストで開発します。改善できるプロセスを発見して、性能エンジニアリングの成熟度を高めます。

重機のパフォーマンス・エンジニアリングを改善
Webinar

重機のパフォーマンス・エンジニアリングを改善

競争力を維持するためには、重機のエンジニアは設計の改善と最適化を常に行う必要があります。最新のデジタル・テクノロジを学べるウェビナーにご参加ください。