Calibre 3DStress: 高精度の3D IC設計のための高度な応力解析

高度な3D ICアーキテクチャとヘテロジニアス・インテグレーションへと移行しつつある半導体業界において、製品品質と長期的な信頼性を確保するために熱機械応力の管理が不可欠です。半導体の設計やパッケージングを手掛けるチームがCalibre 3DStressを使用すると、パッケージング中あるいはパッケージング後にチップにかかる応力をシミュレーション、解析、管理できます。これにより、テープアウトや製造引き渡しのかなり前から潜在的な故障リスク (反り、割れ、移動度の変化など) を特定し、軽減します。

他方、チップ設計者がCalibre 3DStressを使用すると、パッケージ由来の応力がチップの信頼性や電気的挙動を損なうことのないように設計初期に解析を実行できます。完全な3D ICアセンブリを考慮した実用的な解析結果が得られるため、IPとデバイスをどこに配置すべきかを判断できます。設計が完成したら、サインオフ解析を行って、熱機械応力が仕様範囲内であることを確認します。Calibre 3DStressは、Calibre 3DThermal、mPower、Solido、Innovator3D ICなどのツールとともに、シーメンスの広範なCalibreマルチフィジックス・プラットフォームに含まれており、マルチドメイン・シミュレーションの機能を通じて、堅牢な意思決定を加速させます。

Calibre 3DStressは、高度な3D ICを積極的に扱う経験豊富なCalibreユーザー、特に厳しい移動度の制約管理、チップとパッケージの共同設計、トランジスタレベルの信頼性確保に細心の注意を払わなくてはならない設計者に最適です。

主な内容

• 3D ICの応力がチップの信頼性と歩留まりに与える影響
• 従来の解析で重大なリスク要因が見逃されやすい理由
• Calibre 3DStressで高精度のマルチスケール応力シミュレーションを自動化する方法
• 応力シミュレーションの結果に基づいて、設計とサインオフに関してより良い判断を下す方法

このホワイトペーパーは次の方にお勧めです。

• 3D IC設計者と先端パッケージング・エンジニア
• 半導体の信頼性検証チーム
• 移動度や反りのリスクを管理するチップ設計者
• 堅牢なサインオフ検証を必要としているCalibreユーザーとEDA/CADエンジニア