System Verilogの概要

このコースでは、System Verilog言語の概要を、例を挙げて説明します。System Verilogの次のような特徴に焦点を当てます。

• Verilogからの重要な追加
• 用途
• 使用法
• 設計と検証に役立つ機能
• ModelSim / Questaを使用したラボ演習