ローム、Tanner L-Editを使用して顧客ニーズに応える業界トップクラスの低オン抵抗MOSFETを開発

MOSFETのオン抵抗を大幅に低減したデュアルMOSFET「QH8Mx5／SH8Mx5シリーズ」開発にTanner L-Editを採用

近年、産業機器や基地局向けモータに使用される24V入力に対応するために、駆動用デバイスであるMOSFETには、電圧変動マージンも考慮した40V、60V耐圧が要求されています。また、モータのさらなる高効率化と小型化に向けて、低オン抵抗化と高速スイッチング動作への期待も寄せられています。こうした背景のなか、ロームは最新プロセスを採用し、±40V耐圧品で一般品に比べて、Pch側は最大61％、Nch側は最大39％のオン抵抗低減を実現した業界トップクラスのデュアルMOSFET「QH8Mx5／SH8Mx5シリーズ」を開発しました。この製品のレイアウト設計にシーメンスのTanner™ L-Editが採用されました。

設計者のチャレンジに応えるTanner L-Edit設計環境

通常、パワーデバイスの構造設計では、デバイス・シミュレーションの段階で寸法・ピッチを求めます。ロームでは、最適な構造を選ぶために、ここからさらに数100パターンにおよぶTEGを作成しています。最適な構造のレイアウトを生成するために、これまでも幾度となく試行錯誤を繰り返してきましたが、シーメンスのTannerソリューションを採用したことで、これまで蓄積された設計者のノウハウを取り込んだ形でTCL言語での自動化をテスト運用できるようになりました。この自動化を確立することで工数および設計期間の大幅な短縮（80%低減）が見込めるようになり、ロームでは、順次他の構造にも展開を図り、さらなるフローのブラッシュアップによりTCLの最適化と効率化を推進していく予定です。

ロームのパワーデバイス事業本部 デバイス開発部の油谷氏は、「設計者は、低消費電力化、小型軽量化、高耐熱性を高め、製品の市場投入時間を短くする為に日々チャレンジを繰り返しており、現在は開発段階でのTEGの最適なレイアウトパターンの自動生成によるTAT短縮に取り組んでいます」と話しています。

Tanner L-Editは、C/C++、TCL、Pythonといった複数の言語をサポートし、その実行をパラメトリックセルとコマンドラインのどちらで行うかの選択が可能です。これにより、プログラムの内容が確定するまではエクセルなどで計算した座標をTCLコマンドでASCIIファイル化し、それをコマンドラインで実行した後に、プログラムの内容が汎用的に展開できるようになったらパラメトリックセル化しレイアウトのセル上にパラメータ値が残るようにするといった、その時々での最も効率的なアプローチが選択でき、段階的に最適な開発を行うことを可能としています。

「レイアウトを自動化するプログラミングは、思いのほか時間がかかる場合があり、なかなかとっつきにくかったが、Tanner L-Editは、C/C++、TCL、Pythonと複数の言語から馴染みのある言語を選択できる上、プログラムを実行する方法の自由度も高い。繰り返し使えるようなプログラムはパラメトリックで実行すれば良いし、まだ確定していないアイデア段階のものでもMicrosoft® Excel🄬で計算させた座標とコマンドを組み合わせて簡単にコマンドを作成し自動化できる。TannerツールのTCLコマンドの利用でレイアウト効率が大幅にアップしました」と、ロームのパワーデバイス事業本部 デバイス開発部の三田氏はコメントを寄せました。

また、TannerツールはWindows®/Linux®のどちらもサポートしているので、環境に応じて選択可能な柔軟性も設計環境を管理する上での負担を大幅に軽減します。

図: パラメトリックセルのTCLのコードとパラメータと生成されたレイアウトの例。Tanner L-Editは、各レイヤをTCLで記述し、パラメトリックに生成することで、レイアウトの効率化を図ります。

レイアウト検証も新しいアプローチに刷新

レイアウトのDRC検証は、設計および製品の品質を担保するために不可欠です。しかし、ロームが手がけるパワー・ディスクリート・デバイスには様々なプロセスラインのチップが搭載されており、プロセスごとに適用ルールが異なるため、プロセス共通のDRCルールファイルを構築して運用するのは非常に困難でした。同時に、プロセスごとに適正なルールファイルをそれぞれ作成して運用していくことも作業が煩雑を極め、間違いを防ぐためのチェックやその工数も悩ましい工程となっていました。

またロームでは、開発の初期段階でスケジュールされる市場投入時期に基づいて各部門が顧客に向けたアクションを計画するため、製品化のスケジュール堅守が必須であり、万が一にも設計ミスによる遅延は絶対的に防ぐ必要があります。

そこでロームは、これまでの発想を転換し、これまでのデザインルールチェック（DRC）とは異なるアプローチを導入しました。ロームのMOSFET製品のレイアウトは、セルおよび外周の基本構造のパーツを規則的に配置しています。そこで、DRCで最小値の違反検出を行うのではなく、DRC用のパターンを基本構造のパーツに組み込み、パーツ同士の重なりや分離をエラーとして検出する方法を採ることにしました。これにより、製品ごとに最小値を記述するような従来のルールファイルを準備する必要がなくなり、すべての製品に一律でルールを適用できるようになったのです。

ローム従来の設計環境では、DRCルール違反を起因とした製品の市場投入遅延を発生させないために、その防止ルール作成、運用、さらに設計レイアウトの検証と確認作業に膨大な時間を投じてきましたが、Tanner L-Editの採用により、シンプルなフローで短時間にDRC検証できるようになり、工数、検証時間が大幅に短縮された上に信頼性も担保でき、レイアウトの検証効率が飛躍的に高まりました。

図: DRCを寸法で検出するアプローチから、DRCレイヤの重なりでパーツのズレを検出するアプローチに変更した例。各パーツに、DRC専用レイヤ「DRC1」、「DRC2」を交互に配置することで、パーツ配置のズレを検出

ユーザ目線に立ったサポート

シーメンスEDAでは、ツールの利用状況などについてのヒアリングを適宜実施するとともに、顧客ニーズごとに内容を吟味したワークショップなどを定期的に提供しています。油谷氏は、「これまでのサポートから、何か困ったことがあった時には、相談すればいつでも最適な回答が得られると安心しています」とシーメンスのサポート体制に安心を寄せました。また技術的な問い合わせについては、サポートセンターに登録されたグループ内のメンバーで共有できるため、効率的な情報共有が可能になっています。「ロームでは今後もTannerツールを利用し、これまで以上に効率的な設計環境を構築していく予定なので、良きパートナーとして継続的に質の高いサポートと製品の提供を期待します」と、油谷氏は結びました。