Scopri cosa stanno facendo i produttori di stampi per mantenersi competitivi
Quello dei produttori di stampi è un mercato difficile. Devono continuamente presentare offerte con un prezzo accurato, che non comprometta i margini di profitto, ma sia abbastanza competitivo per garantire la chiusura della trattativa. Il costo dello stampo è influenzato da vari fattori, dalla qualità del progetto della parte alla gestione del raffreddamento, fino ai requisiti di lavorazione a macchina. Un preventivo accurato richiede un notevole impegno. Ma nonostante tutta l'attenzione dedicata all'offerta, le probabilità di non concludere la trattativa rimangono elevate.
E anche quando vincono l'appalto, i problemi continuano a moltiplicarsi. Progetti di parti inadeguati, colli di bottiglia, complicazioni, modifiche e molti altri problemi costituiscono un ostacolo alla redditività. Per capire cosa possono fare i produttori di stampi per trasformare le loro modalità operative al fine di aumentare la competitività e massimizzare gli utili, Tech-Clarity ha intervistato più di 370 produttori di stampi. Questo report presenta i risultati e fornisce suggerimenti per migliorare il business.
Potrebbe interessarti anche questo articolo del Blog
Risorse correlate
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.