Documento tecnico

Checking ESD path resistance in IC designs

To find and eliminate ESD issues, polygon segments with a resistance violation are highlighted in different colors based on the percentage contribution of each polygon to the total effective resistance of the ESD path.

Finding and eliminating ESD issues is critical to ensuring the reliability of IC chip designs, but it’s also difficult, requiring significant time and resources. The Calibre® PERC™ reliability platform provides a complete, automated checking solution for quickly and accurately detecting and debugging point-to-point resistance violations and bottlenecks in ESD paths, enabling designers to deliver even the largest and most complex IC designs on schedule without compromising performance reliability.

Condividi

Risorse correlate

Migliorare la gestione della qualità nel settore automotive
Infographic

Migliorare la gestione della qualità nel settore automotive

Collega i processi di gestione della qualità tipicamente scollegati e supera le sfide del settore applicando tecnologie innovative con le soluzioni Smart Manufacturing di Siemens. Maggiori informazioni

Best practice dei sistemi PLM e QMS
White Paper

Best practice dei sistemi PLM e QMS

Le soluzioni Siemens per la gestione della qualità (QMS) aiutano i clienti a colmare il divario tra ruoli e attività al fine di migliorare la collaborazione.

Ottimizzare la gestione della qualità e della conformità con l’utilizzo di best practice
White Paper

Ottimizzare la gestione della qualità e della conformità con l’utilizzo di best practice

Le soluzioni Siemens per la gestione della qualità (QMS) aiutano i clienti a colmare il divario tra ruoli e attività al fine di migliorare la collaborazione.