Dicha red empaqueta los datos de prueba para reducir drásticamente los recursos de implementación de DFT y reducir el coste de las pruebas de fabricación. Al desacoplar los requisitos de DFT en el núcleo y el chip, cada núcleo puede diseñarse con la configuración de compresión más óptima para ese núcleo.