Vorschlag für eine Standardisierung von Chiplet-Modellen für die heterogene Integration

Innovative 2,5D oder 3D IC-Packaging-Technologie kann die Bandbreite und die Performance erheblich steigern, während sie außerdem die Kosten für High-Performance-ASIC-Designs reduziert.

Die Zerlegung von einzelnen, homogenen System-on-a-Chip ASIC-Geräten in mehrere unverpackte ASIC-Geräte (Chiplets) gewinnt weiterhin an Bedeutung. Funktionsspezifische Chiplets werden miteinander zu einem einzelnen heterogenen integrierten Paket verbunden, das eine bessere Leistung bei geringeren Kosten, einen höheren Ertrag und geringeren Energieverbrauch bietet.

Für die Einführung ist eine Standardisierung erforderlich, um die Kompatibilität zwischen den Anbietern zu gewährleisten. Lesen Sie das Whitepaper mit einem Vorschlag für eine Standardisierung von Chiplet-Modellen von Mitgliedern des Chiplet Design Exchange (CDX).

Herausforderungen des 3D IC-Packagings: Integration von Chiplet-IP in SiP-Konstruktionen

Diese Modelle sind nicht für alle Chiplets erforderlich, aber ein grundsätzliches Leistungspaket unterstützt die Konstruktionsintegration, Verifizierung und Prüfung der Chiplet-IP in eine SiP-Konstruktion. Die Berücksichtigung der Integration, Verifizierung und Prüfung stellt eine Herausforderung dar, da sich die Workflows stark von den heutigen Workflows unterscheiden.

Vorschlag für standardisierte Chiplet-Modelle für die heterogene Integration

Die Verfasser dieses Whitepapers sind Mitglieder des Chiplet Design Exchange (CDX) – einer Arbeitsgruppe im Rahmen des Unterprojekts Open Domain-Specific Architecture (ODSA) unter der Leitung der Open Compute Project Foundation (OCP). Die CDX-Gruppe setzt sich aus Mitgliedern von EDA-Anbietern, Chiplet-Anbietern und SiP-Endanwendern zusammen, die standardisierte maschinenlesbare Chiplet-Modelle und -Workflows empfehlen, um die Entstehung eines Chiplet-Ökosystems zu fördern.

Die Notwendigkeit von Chiplet-Modellen für die heterogene Integration

Da Allzweck-Chiplet-Anbieter ihre Bausteine für die Verwendung in heterogenen Gehäusekonstruktionen anbieten, benötigen Hersteller einen standardisierten Satz von Konstruktionsmodellen, um die Funktionsfähigkeit in den Konstruktions-Workflows der elektronischen Konstruktionsautomatisierung (EDA) sicherzustellen.

Der Vorschlag beinhaltet eine Reihe von standardisierten Chiplet-Modellen, die thermische, physikalische, mechanische, IO-, Verhaltens-, Energie-, Signal- und Energieintegritäts-, elektrische Eigenschaften und Testmodelle sowie eine Dokumentation umfassen, mit dem Ziel, die Integration der Chiplets in die Konstruktionen zu erleichtern.

Für ein erfolgreiches branchenweites 3D IC-Packaging sollten diese Modelle:

• elektronisch lesbar sein, um in Konstruktions-Workflows verwendet zu werden
• schon bestehende Branchenstandards nutzen
• branchenweit kompatibel sein, ohne Berücksichtigung der Bereitstellung für ein offenes Ökosystem und eine offene Lieferkette